PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-293720

(43)Date of publication of application: 04.11.1998

(51)Int.Cl.

G06F 12/08

(21)Application number: 10-053904

(71)Applicant:

SGS THOMSON MICROELECTRON LTD

(22)Date of filing:

05.03.1998

(72)Inventor:

BARNABY CATHERINE

FARRALL GLENN

FEL BRUNO

(30)Priority


Priority number : 97 9704542

Priority date: 05.03.1997

Priority country: GB

(54) CACHE COHERENCY MECHANISM IN COMPUTER SYSTEM, AND METHOD FOR CHANGING COHERENCY STATE OF CACHE CONTENT ABOUT ITEM HELD IN MAIN MEMORY

PROBLEM TO BE SOLVED: To provide a cache coherency mechanism in a computer system and a method which changes the coherency state of cache content about an item that is held in main memory. SOLUTION: A computer system has a processor, a cache and main memory. A cache coherency mechanism offers a cache coherency instruction which separately designates an operation that should be executed to the content of a storage place in the cache 22 and an address in the main memory 6. With this, the content of the cache 22 becomes coherent to the memory 6. When an executing process gives a normal access to the address in the memory 6, the operation is carried out to the content of the storage place in the cache when it is replenished by accessing the address in the memory regardless of whether the content of a designated address in the memory 6 is held in the storage place or not.



LEGAL STATUS

[Date of request for examination]

26.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2968509

[Date of registration]

20.08,1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-293720

(43)公開日 平成10年(1998)11月4日

(51) Int.Cl.6

識別記号 310

G06F 12/08

FΙ

G06F 12/08

310B

審査請求 有 請求項の数13 OL (全 13 頁)

(21)出願番号

特願平10-53904

(22)出廣日

平成10年(1998) 3月5日

(31)優先権主張番号 9704542.1

(32)優先日

1997年3月5日

(33)優先権主張国

イギリス (GB)

(71)出顧人 595008364

エスジーエス・トムソン、マイクロエレク

トロニクス、リミテッド

SGS-THOMSON MICROEL

ECTRONICS LTD.

イギリス国ブリストル、アーモンズベリ

ー、アズテック、ウエスト、1000

(72)発明者 キャサリン、パーナビー

イギリス国ブリストル、コールピット、ヒ

ース、ラウンドウェイズ、18

(74)代理人 弁理士 佐藤 一雄 (外3名)


最終頁に続く

(54)【発明の名称】 コンピュータシステムにおけるキャッシュ・コヒーレンシー機構および主メモリに保持されてい る項目に関してキャッシュの内容のコヒーレンシー状態を変更する方法

(57)【要約】

【課題】 コンピュータシステムにおけるキャッシュ・ コヒーレンシー機構および主メモリに保持されている項 目に関してキャッシュの内容のコヒーレンシー状態を変 更する方法を得ること。

【解決手段】 コンピュータシステムがプロセッサと、 キャッシュと、主メモリとを有する。キャッシュ・コヒ ーレンシー機構によって、1)キャッシュ22内の記憶 場所の内容に対して実行すべきオペレーションと、2) 主メモリ6内のアドレスと、をおのおの指定するキャッ シュ・コヒーレンシー命令を提供することにより、キャ ッシュ22の内容を主メモリ6に関してコヒーレントに する。実行しているプロセスが主メモリ6内のそのアド レスを通常アクセスすると、主メモリ6内の指定された アドレスの内容がキャッシュ内のその記憶場所に保持さ れているか否かとは無関係に、主メモリ6内のそのアド レスをアクセスすることにより補充できたときキャッシ ュ内の記憶場所の内容に対してオペレーションが実行さ ns.



【特許請求の範囲】

【請求項1】プロセッサと、キャッシュと、主メモリとを備え、主メモリ内の複数のアドレスがキャッシュ内の各記憶場所をアクセスし、プロセッサにより実行されるプロセスが、(i)キャッシュ内の記憶場所の内容に対して実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令を含み、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の前記アドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対してオペレーションが実行される、コンピュータシステムにおけるキャッシュ・コヒーレンシー機構。

【請求項2】請求項1記載のキャッシュ・コヒーレンシー機構であって、各キャッシュ記憶場所の内容は主メモリ内のアドレスと、主メモリ内のそのアドレスに記憶されている項目とを含むキャッシュ・コヒーレンシー機構。

【請求項3】請求項2記載のキャッシュ・コヒーレンシー機構であって、キャッシュ・コヒーレンシー命令が、そのキャッシュ記憶場所に保持されている、主メモリ内のアドレスに、キャッシュ内の前記アドレスに保持されている項目をライトバックするフラッシュ命令であるキャッシュ・コヒーレンシー機構。

【請求項4】請求項1または2記載のキャッシュ・コヒーレンシー機構であって、キャッシュ・コヒーレンシー命令は、キャッシュ内の前記記憶場所の内容をクリアする除去命令であるキャッシュ・コヒーレンシー機構。

【請求項5】請求項1ないし4のいずれかに記載のキャッシュ・コヒーレンシー機構であって、キャッシュ・コヒーレンシー命令は主メモリ内の一連のアドレスを指定し、前記一連のアドレス中のアドレスをアクセスすることにより通常充たされる、キャッシュ内の1組の記憶場所の内容のために動作するキャッシュ・コヒーレンシー機構。

【請求項6】請求項1ないし5のいずれかに記載のキャッシュ・コヒーレンシー機構であって、キャッシュは複数のキャッシュ区画に区分され、キャッシュ内の関連する記憶場所を含むキャッシュ区画は主メモリ内の指定されたアドレスに依存して決定されるキャッシュ・コヒーレンシー機構。

【請求項7】請求項1ないし6のいずれかに記載のキャッシュ・コヒーレンシー機構であって、主メモリはページで編成され、各ページは一連のアドレスを含み、キャッシュ・コヒーレンシー命令は主メモリ内のページのうち、オペレーションを実行すべきページを指定し、オペレーションは指定されたページ内のその一連の各アドレスに対して実行されるキャッシュ・コヒーレンシー機

構

【請求項8】請求項6または7記載のキャッシュ・コヒーレンシー機構であって、各ページ内のアドレスの数は、前記キャッシュ区画の1つにおける記憶場所の数と常に少なくとも同じであるキャッシュ・コヒーレンシー機構。

【請求項9】請求項1ないし8のいずれかに記載のキャッシュ・コヒーレンシー機構であって、キャッシュ、または存在する時は各キャッシュ区画が直接マップされるキャッシュ・コヒーレンシー機構。

【請求項10】一連の命令を実行することによりプロセスを実行するプロセッサと、

前記命令、および前記命令に対するデータを保持する主 メモリと、

プロセッサと主メモリとの間のメモリアクセス経路中に 接続され、複数の記憶場所を有するキャッシュとを備 え、主メモリ内の複数のアドレスが各記憶記憶場所をア クセスし、

プロセッサが実行するための一連の命令は、(i)キャッシュ内の記憶場所の内容に対して実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令を含み、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、指定されたオペレーションは、主メモリ内の前記指定されたアドレスに対するアクセスにより充たすことができるキャッシュ内の記憶記憶場所の内容に対して実行される、コンピュータシステム。

【請求項11】請求項10記載のコンピュータシステムであって、プロセッサはユーザー動作モードと、特権動作モードとを有し、キャッシュ・コヒーレンシー命令はユーザーモードで実行される、コンピュータシステム。

【請求項12】主メモリ内の複数のアドレスがキャッシュの各記憶場所をアクセスする、主メモリに保持されている項目に関してキャッシュの内容のコヒーレンシー状態を変更する方法であって、

(i)キャッシュ内の記憶場所の内容を実行すべきオペレーションと、(ii)主メモリ内のアドレスとを指定するキャッシュ・コヒーレンシー命令を実行する過程と、

前記キャッシュ・コヒーレンシー命令に応じて、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対する指定されたオペレーションを実行する過程とを備える、主メモリに保持されている項目に関してキャッシュの内容のコヒーレンシー状態を変更する方

法。

【請求項13】(i)キャッシュ内の記憶場所の内容について実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令を含み、キャッシュ・コヒーレンシー命令は、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスする場合にのみ、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対して、指定されたオペレーションを実行させる命令セット。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はキャッシュ・コヒー レンシー機構に関するものである。

[0002]

【従来の技術】この技術で周知のように、あるデータおよびコードに対するアクセス待ち時間を短縮し、かつそのデータおよびコードのために使用するメモリの帯域幅を狭くするために、コンピュータシステムにおいてキャッシュメモリが用いられる。キャッシュメモリはメモリアクセスを遅らせ、まとめ、かつ集合させることができる。

【0003】キャッシュメモリはコンピュータのプロセッサと主メモリとの間で動作する。プロセッサで実行しているプロセッサにより求められるデータと命令のデータとの少なくとも一方を、そのプロセスの実行中にキャッシュに保持することができる。キャッシュのアクセスは主メモリのアクセスより通常はるかに迅速である。プロセッサがキャッシュメモリ内の求められているデータ項目または命令項目を見つけないときは、プロセッサは主メモリを直接にアクセスしてそれを検索し、求められているデータ項目または命令項目がキャッシュにロードされる。キャッシュメモリを使用および再び充たすための種々の既知のシステムが存在する。

【0004】実時間システムでキャッシュに依存するためには、キャッシュの動作を予測できる必要がある。すなわち、キャッシュ内で見出されることが予測される特定のデータ項目または特定の命令が、実際にそこに見出される合理的な確実性に富む必要がある。既存の再充填機構のほとんどは、求められているデータ項目または命令をキャッシュ内に置くことを通常つねに試みる。これを行うために、既存の機構は他のデータ項目または他の命令をキャッシュから削除しなければならない。そうすると、後で使用するために存在することが予測されている項目が削除される結果となることがある。これは、多重タスキングの場合、または割り込みプロセスあるいはその他の予測できないプロセスを取り扱わなければならないプロセッサの場合に、とくにそうである。

【0005】コンピュータシステムは2つ以上のプロセッサを持つことがあり、各プロセッサはそれ自身のキャッシュを持つことができる。あるいは、プロセッサは複数のCPUを持つことができる。各CPUはそれ自身のキャッシュを有する。しかし、それらのキャッシュは単一のメモリ資源を普通にアクセスする。

【0006】図7は、それ自身のキャッシュ1とキャッ シュ2をおのおの持つ2つのプロセッサCPU1とCP U2がある場合を示す。それらのキャッシュは1つのメ モリ資源MEMを共有する。図8はそのような状況にお いて起きることがあるものを示す。主メモリ内のアドレ ス1010について考えることにする。これはキャッシ ュ1と2のキャッシュ記憶場所10にマップされる。ア ドレス1010に記憶されている値V3は初期値Xを持 っていた。値V3=Xは最初は両方のキャッシュのキャ ッシュ記憶場所に記憶されていた。その段階では、デー 夕項目V3は「見ることが」できた、すなわち、アドレ ス1010をアクセスしているいずれのプロセッサもそ れのキャッシュから値V3=Xを検索する。しかし、C PU1はプロセスを実行し、値V3=Xを変更し、これ をCASH1の記憶場所10へ戻していた。 今は主メモ リ内の値V3=Xは「汚れている」-すなわち、それは V3の現在の値をもはや反映しない。更に、キャッシュ 2内の値V3=Xは「古い」、すなわち、それは真の値 とは異なる。この状況は、CPU2が値V3を検索しよ うとする前に訂正する必要がある。その理由は、もし訂 正しないとV3=Xを誤って検索するからである。

【0007】このようにして、いくつかのプロセッサおよび装置がメモリを正しく共用できるようにするために、キャッシュ・コヒーレンシー制御が求められる。これは下記のようにして行うことができる。

- 1. 自動コヒーレンシー、ハードウェアを追加することにより、どのプロセッサまたはどの装置が書き込んだかとは無関係に、最後に書き込まれた値をロード (load s) が検索できることが保証される。自動コヒーレンシーの機能的ではあるが、性能が低い、実現はキャッシュを不能にすることであることに注目されたい。そのような追加のハードウェアを図7に参照記号 COHERE で示す。
- 2. ソフトウエア・コヒーレンシー。キャッシュとメモリとの間のデータの転送を制御するために特殊なコード列を用いる。それらのコード列によりコヒーレンシーの精密な制御と、キャッシュの効率的な使用が可能になる。

【0008】データの可視性はキャッシュが自動的にコヒーレントであるか否かに依存する。キャッシュが自動的にコヒーレントでないとすると、メモリの内容と、そのメモリの自身のキャッシュの内容だけがプロセッサにとって見える。適切な時にデータがメモリに確実に書込まれるようにするために、ソフトウエアは協力しなけれ

ばならない。キャッシュが自動的にコヒーレントであれば、任意のプロセッサにより最後に書込まれた値を他の全てのプロセッサが見ることができる。

【0009】<可視性の定義>

可視 データ項目のアドレスからのロードがその項目 を戻すならば、そのデータ項目をプロセッサが見ること ができる。

古い キャッシュ内の値が最後に書込まれた値とは異なるならば、データ項目は古い。

汚れ データ項目が主メモリに関してキャッシュ内で 修正されたならば、そのデータ項目は汚れている。

【0010】キャッシュ内の記憶場所をクリアすることをプロセスが希望するが、そのプロセスはそのキャッシュ記憶場所に記憶されているアドレスをアクセスせず、既存のソフトウエア・コヒーレンシー技術が、カーネルモードと呼ばれる特殊な、特権プロセッサ動作モードの使用を求める。正常なユーザーモードでは、カーネルモードへの転送によること以外のソフトウエア・コヒーレンシー技術を用いて、キャッシュをコヒーレントにすることがそのような状況においては可能でない。

[0011]

【発明の概要】本発明の1つの面によれば、プロセッサと、キャッシュと、主メモリとを備え、主メモリ内の複数のアドレスがキャッシュ内の各記憶場所をアクセスし、プロセッサにより実行されるプロセスが、(i)キャッシュ内の記憶場所の内容に対して実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令を含み、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、オペレーションは主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対して実行される、コンピュータシステムにおけるキャッシュ・コヒーレンシー機構が得られる。

【0012】各キャッシュ記憶場所の内容はメモリ内の アドレスと、主メモリ内のそのアドレスに記憶されてい る項目とを含むことができる。主メモリ内のアドレスの 全てまたは一部を保持することができる。項目はデータ 項目または命令とすることができる。

【0013】上記キャッシュ・コヒーレンシー機構は、キャッシュに記憶されている特定のアドレスについてキャッシュ・コヒーレンシーオペレーションを実行することを要求する必要がないという利点を持つ。そのキャッシュ記憶場所にマップする任意のアドレスを指定でき、プロセッサは命令がそのアドレスを通常アクセスするならばその命令を実行することができる。したがって、実行しているプロセスがキャッシュ・コヒーレンシー命令の主メモリ内の指定されたアドレスをアクセスしなけれ

ばキャッシュ・コヒーレンシー・オペレーションが実行 されないから、どのような保護モードも自動的に考慮に 入れる。

【0014】1つの種類のキャッシュ・コヒーレンシー命令は、そのキャッシュ記憶場所に保持されている主メモリ内のアドレスに、キャッシュ記憶場所に保持されている項目をライトバックするフラッシュ命令である。

【0015】他の種類のキャッシュ・コヒーレンシー命令は、そのキャッシュ記憶場所の内容をクリアする排除命令である。

【0016】キャッシュ・コヒーレンシー命令は主メモリ内の一連のアドレスを指定でき、かつその一連のアドレス中のアドレスをアクセスすることにより通常充たされるキャッシュ内の1組の記憶場所の内容について動作する。あるいは、主メモリ内の1つのアドレスをおのおの指定する一連のキャッシュ・コヒーレンシー命令を実行することができる。

【0017】キャッシュを複数のキャッシュ区画に区分することができる。キャッシュ内の関連する記憶場所を含むキャッシュ区画が、主メモリ内の指定されたアドレスに依存して決定される。特定のキャッシュ区画の実現のこれ以上の詳細は我々の先願明細書に記載されている

【0018】主メモリはページで編成することができる。各ページは一連のアドレスを含む。その場合には、キャッシュ・コヒーレンシー命令はオペレーションを実行すべき主メモリ内のページを指定することができる。オペレーションは指定されたページ内の一連のアドレスのおのおのについて実行される。

【0019】その場合には、各ページ内のアドレスの数がキャッシュ区画の1つにおける記憶場所の数より常に大きいならば、ページを指定することによりキャッシュ区画を常に完全にクリヤできることを決定することができる

【0020】キャッシュ、またはキャッシュ区画は直接マップすることができる。しかし、他の結合 (associat ivities) が可能である。

【0021】本発明は、一連の命令を実行することによりプロセスを実行するプロセッサと、前記命令と、前記命令に対するデータとを保持する主メモリと、プロセッサと主メモリとの間のメモリアクセス経路中に接続され、複数の記憶場所を有するキャッシュと、を備え、主メモリ内の複数のアドレスが各記憶場所をアクセスし、プロセッサが実行するための一連の命令は、(i)キャッシュ内の記憶場所の内容に対して実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令とを含み、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは

無関係に、指定されたオペレーションは、主メモリ内の 前記指定されたアドレスに対するアクセスにより充たす ことができるキャッシュ内の記憶場所の内容に対して実 行される、コンピュータシステムも提供する。

【0022】本発明は、主メモリ内の複数のアドレスがキャッシュの各記憶場所をアクセスする、主メモリに保持されている項目に関してキャッシュの内容のコヒーレンシー状態を変更する方法であって、(i)キャッシュ内の記憶場所の内容を実行すべきオペレーションと、

(ii) 主メモリ内のアドレスとを指定するキャッシュ・コヒーレンシー命令を実行する過程と、前記キャッシュ・コヒーレンシー命令に応じて、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスしたとき、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対する指定されたオペレーションを実行する過程とを備える、主メモリに保持されている項目に関してキャッシュの内容のコヒーレンシー状態を変更する方法も提供する。

【0023】本発明は、(i)キャッシュ内の記憶場所の内容について実行すべきオペレーションと、(ii)主メモリ内のアドレスと、を指定するキャッシュ・コヒーレンシー命令を含み、キャッシュ・コヒーレンシー命令は、実行しているプロセスが主メモリ内の前記アドレスを通常アクセスする場合にのみ、主メモリ内の指定されたアドレスの内容がキャッシュ内のその記憶場所に保持されているか否かとは無関係に、主メモリ内の前記アドレスに対するアクセスにより充たすことができるキャッシュ内の記憶場所の内容に対して、指定されたオペレーションを実行させる命令セットも更に提供する。

【0024】好適な実施の形態では、プロセッサはユーザー動作モードと、特権 (カーネル) 動作モードとを有する。キャッシュ・コヒーレンシー命令はユーザーモードで実行することができる。

[0025]

【発明の実施の形態】以下、図面を参照して本発明を実施の形態について説明する。

【0026】図1はキャッシュ装置を組み込んだコンピュータのブロック図である。このコンピュータはCPU2を有する。そのCPU2は、主メモリ6から項目をアクセスするためにアドレスバス4に接続され、かつ項目をCPU2に戻すためにデータバス8に接続される。データバス8をここではデータバスと呼んでいるが、それは、主メモリ6からの項目が実際のデータ、またはCPUが実行する命令を構成しようが、構成しまいが、それらの項目を戻すためのものであることがわかるであろう。ここで説明する装置は命令キャッシュおよびデータキャッシュに使用するために適当なものである。よく知

られているように、データキャッシュと命令キャッシュ を別々に設けることもできれば、データキャッシュと命 令キャッシュを組み合わせることもできる。ここで説明 しているコンピュータでは、アドレッシングのやり方は いわゆる垂直アドレッシング法である。アドレスはライ ンインページ・アドレス4 aと、垂直ページアドレス4 bとに分割される。垂直ページアドレス4bは翻訳ルッ クアサイド・バッファ (TLB) 10に供給される。ラ インインページ・アドレス4 aはルックアップ回路12 に供給される。翻訳ルックアサイド・バッファ10は、 垂直アドレス4 bから変換された実ページアドレス14 をルックアップ回路12に供給する。ルックアップ回路 12はアドレスバス16およびデータバス18を介して キャッシュアクセス回路20に接続される。また、デー タバス18は主メモリ6からのデータ項目または命令の ためのものにすることができる。キャッシュアクセス回 路20はアドレスバス24と、データバス26と、制御 バス28とを介してキャッシュメモリ22に接続され る。制御バス28はキャッシュメモリのための交換情報 を転送する。補充装置 (refill engine) 30が補充バ ス (refill bus) 32を介してキャッシュアクセス回路 20に接続される。補充バス32は交換情報と、データ 項目(または命令)と、アドレスとを補充装置とキャッ シュアクセス回路との間で転送する。補充装置32自体 は主メモリ6に接続される。

【0027】補充装置30はフル実アドレス34を翻訳ルックアサイド・バッファ10から受ける。フル実アドレス34は主メモリ6内の項目の実ページアドレスと、ラインインページ・アドレスとを含む。また、補充装置30は翻訳ルックアサイド・バッファ10からの区画標識を4ビットバス36を介して受ける。区画標識の機能については後で説明する。

【0028】最後に、補充装置30はミス信号を線38を介して受ける。ミス信号は、後で詳しく説明するやり方でルックアップ回路12で発生される。

【0029】ここで説明しているキャッシュメモリ22は直接マップされるキャッシュである。すなわち、それは複数のアドレス可能な記憶場所を有する。各記憶場所はキャッシュの1つの行を構成する。各行は主メモリからの項目と、その項目の主メモリ内のアドレスの部分とを含む。各行に記憶されているデータ項目の主メモリ内のアドレスの最下位ビットを表すビットの数により構成された行アドレスにより、各行はアドレスすることができる。たとえば、8つの行があるキャッシュ・メモリでは、それらの行を一意に特定するために各行アドレスは001であるから、ビット001で終わるアドレスは001であるから、ビット001で終わるアドレスは001であるから、ビット001で終わるアドレスを持つ主メモリからの任意のデータを保持することができる。明らかに、主メモリでは、そのようなアドレスが多数存在するために、キャッシュメモリ内のそ

の行に保持されるデータ項目が潜在的に多数存在する。 もちろん、キャッシュメモリはその行には1度にただ1 つのデータ項目を保持することができる。

【0030】ここで図1に示すコンピュータシステムの 動作を説明するが、説明に際しては区画標識が存在しな いものとする。CPU2は主メモリ6内のアドレスを用 いて主メモリから項目を要求し、そのアドレスをアドレ スパス4を介して送る。仮想ページ数が翻訳ルックアサ イド・バッファ10に供給される。そのバッファはその ページ数を、所定の仮想-実ページ翻訳アルゴリズムに 従って実ページ数14に翻訳する。実ページ数14は、 CPU2により送られた元のアドレスのラインインペー ジ数4 aとともにルックアップ回路12に供給される。 キャッシュアドレス回路20はキャッシュメモリ22を アドレスするためにラインインページ・アドレスを用い る。ラインインページ・アドレスは、キャッシュメモリ 22内の行アドレスに等しいメモリ内の主メモリの1組 の最下位ビット(終りのビットを必ずしも含まない)を 含む。ラインインページ・アドレスにより特定された行 アドレスにおけるキャッシュメモリ22の内容(データ 項目(または命令)とデータ項目(または命令)の主メ モリ内のアドレスである)がルックアップ回路12に供 給される。そこで、キャッシュメモリから検索されたア ドレスの実ページ数を、翻訳ルックアサイド・バッファ 10から供給された実ページ数と比較する。それらのア ドレスが一致したならば、キャッシュメモリのその行に 保持されていたデータ項目をデータバス8に沿ってCP Uへ戻させるヒットをルックアップ回路は指示する。し かし、キャッシュメモリ22内のアドレスされた行に保 持されていたアドレスの実ページ数が、翻訳ルックアサ イド・バッファ10から供給された実ページ数に一致し ないとすると、補充装置30への線38にミス信号が発 生される。翻訳ルックアサイド・バッファ10からバス 34を通じて供給される実アドレスを用いて、主メモリ 6から正しい項目を検索することが補充装置30のタス クである。主メモリ6からひとたびフェッチされたデー 夕項目は、補充バス32を介してキャッシュアクセス回 路20に供給され、主メモリ内のアドレスと共にキャッ シュメモリ22にロードされる。CPUが実行を継続で きるように、データ項目自体もデータバス8に沿ってC PUへ戻される。上で簡単に述べた直接マップ・キャッ シュメモリでは、主メモリ6から再び呼び出されたデー 夕項目およびそれのアドレスが、データ項目が検査のた めに最初にアクセスされた記憶場所にロードされること が明らかであろう。すなわち、そのデータ項目は、それ を受けることができて、主メモリ内のラインインページ ・アドレス中の最下位ビットセットに一致する行アドレ スを持つ記憶場所にのみ重ね書きされる。もちろん、キ ャッシュメモリにもともと記憶されているデータ項目の ページ数と、それにいまロードすべきデータ項目とは異

なる。この「1対1マッピング」はキャッシュの有用性 を制限する。

【0031】キャッシュシステムに一層高い柔軟性を持 たせるために、nウエイセット連想キャッシュメモリが 開発されている。4ウエイセット連想キャッシュメモリ の例を図2に示す。このキャッシュメモリは4つのバン クB1、B2、B3、B4に分割される。それらのバン クは、図2に1つの行について概略的に示しているよう に、共通行アドレスにより行ごとに共通にアドレスする ことができる。しかし、その行は、各バンクに1つず つ、合計4つのキャッシュエントリを含む。バンクB1 のキャッシュエントリはバス26aに出力され、バンク B2のキャッシュエントリはバス26bに出力され、以 下バンクB3、B4についても同様である。そうする と、1つの行アドレス (またはラインインページ・アド レス) に対して4つのキャッシュエントリが認められ る。行がアドレスされるたびに、4つのキャッシュエン トリが出力され、それらのエントリのアドレスの実ペー ジ数が、翻訳ルックアサイド・バッファ10からの実ペ ージ数と比較されて、どのエントリが正しいエントリで あるかを判定する。このキャッシュに対してアクセスを 試みたときにキャッシュミスがあったとすると、補充装 置30が求められた項目を主メモリ6から検索し、たと えば、特定の項目がキャッシュに保持されている長さを 基にする補充アルゴリズム、またはシステムの他のプロ グラム・パラメータに従って、その項目を1つのバンク の正しい行にロードする。そのような交換アルゴリズム は知られているのでここではこれ以上は説明しない。 【0032】しかし、nウエイセット連想キャッシュ

(0032) しかし、nワエイセット連想キャッシュ (ここにnはバンクの数で、図2では4に等しい) は、 シングル直接マップシステムの改良ではあるが、いぜん として柔軟性に欠け、更に重要なことに、キャッシュの 動作を正しく予測することができない。

【0033】ここで説明しているシステムは、より柔軟なキャッシュ補充システムによりコンピュータがキャッシュメモリを最適に使用できるようにするキャッシュ区画機構を提供するものである。

【0034】ここで説明しているシステムにおける翻訳ルックアサイド・バッファ10では、各TLBエントリに仮想ページ数と、実ページ数と、情報シーケンスとが関連づけられる。エントリの例を図3に示す。ここに、VPは仮想ページ数を表し、RPは実ページ数を表し、INFOは情報シーケンスを表す。情報シーケンスはメモリ内のアドレスについての種々の情報を知られているやり方で含む。そのやり方についてはここでは説明しない。しかし、ここで説明しているシステムによれば、情報シーケンスは区画標識PIを更に含む。その標識はこで説明している実施の形態では4ビット長である。したがって、情報シーケンスINFOのビットのないし3は特定の標識を構成する。区画標識は、データ項目がキ

ヤッシュメモリ22に最初にロードされる時にそのデー タ項目を置くことができる区画についての情報を与え る。 図2に示すキャッシュ構造では、各区画はキャッシ ュの1つのバンクを構成することができる。特定の標識 では、各ビットはバンクの1つを指す。区画標識のビッ ト」における1の値は、そのページにおけるデータを区 画」に置けないことを意味する。 ビット 」 における 0の 値は、そのページにおけるデータを区画」に置けること を意味する。区画標識の2つ以上のビットを0とするこ とにより、2つ以上の区画にデータを置くことができ る。全部が0の区画標識では、データをキャッシュの任 意の区画に置くことができる。全部が1の区画標識で は、どのデータ項目もキャッシュメモリにロードするこ とができない。これは、たとえば、診断目的のために、 キャッシュの内容をたとえば「凍結する」ために使用す ることができる。

【0035】図3に示す例では、区画標識は、主メモリ内にその実ページ数を持つデータ項目の交換にバンクB1またはB3を使用できず、バンクB2またはB4を使用できることを示す。

【0036】2つ以上のバンクをページに割り当てることは全く可能である。その場合には、ラインインページ・アドレスがそのキャッシュのための行アドレスより多くのビットを有するものとすると、区画はkウエイセット連想キャッシュとして振る舞う。この場合にはk個の区画がページに割り当てられる。そうすると、ここで説明している例では、図3の実ページ数はバンクB2とB4を使用することができる。しかし、それはバンクB1とB3を使用することができない。

【0037】区画情報はキャッシュルックアップには使用されず、キャッシュの交換または補充の場合のみに使用される。したがって、キャッシュアクセスがキャッシュメモリのどの場所に保持されているデータ項目も探すことができ、交換ではそのページアドレスに対して許されている区画内に交換するだけである。

【0038】図4は補充装置30の内容を一層詳しく示すものである。図4には補充バス32を、データバス32aと、アドレスバス32bと、交換情報を伝えるバス32cとの3つの別々のバスとして示す。データバス32aとアドレスバス32bはメモリアクセス回路50に接続される。メモリアクセス回路50はメモリバスを介して主メモリをアクセスする。交換情報は判定回路52に供給される。判定回路は実アドレス34と、バス36における区画標識PIと、ミス信号38とをも受ける。判定回路52は、主メモリからアクセスされたデータを置くべきキャッシュ内の正しい区画を決定する。

【0039】区画標識PIは他の任意のTLBエントリのようにTLBでセットすることができる。ここで説明している例では、CPU2で実行しているカーネルモード・ソフトウエアによって区画標識はセットされ、特定

のキャッシュ区画に置くべきでないページが、その区画 のためにセットされたその特定のキャッシュ区画の区画 **標識ビットを持たないようにすることが、カーネルモー** ド・ソフトウエアの責任である。しかし、ユーザーは、 キャッシュ区画を変更することを求めることにより、区 画を変更することができる。その場合にはCPU2はカ ーネルモードへ変更して要求を実現し、それに従ってT LBエントリを変更し、その後でユーザーモードへ戻っ てユーザーが継続できるようにする。このようにしてユ ーザーはキャッシュの区画の動作を変更して、従来可能 であったものより高い柔軟性を持たせることができる。 【0040】ここで説明しているキャッシュ区画機構は マルチタスクCPUにとってはとくに有用である。マル チタスクプロセッサは2つ以上のプロセスを「同時に」 実行することができる。実際には、プロセッサはプロセ スの一部を実行し、何らかの理由、おそらくデータを必 要とするとか、続行するための刺激を必要とするとか、 でそのプロセスが中断された場合に、プロセッサは他の プロセスを直ちに開始するものである。したがって、こ このプロセスを停止して続行するためのデータまたは他 の刺激を待つことができる場合でも、プロセッサは常に 動作する。図5はそのような状況を線図的に示す。図5 の左側に、種々のプロセスP1、P2、P3、P4を実 行することをプロセッサが企てることができるシーケン スを示す。図5の右側に、それらのプロセスのデータが メモリに保持されていることをプロセスが予測できる場 所を示す。そうすると、プロセスP1のためのデータが ページ0に保持される。プロセスP-2のためのデータが ページ1と2に保持される。プロセスP3とP4のため のデータがページ3を共用する。この例では、プロセッ サはプロセスP1の第1のシーケンスと、プロセスP2 の第1のシーケンスと、プロセスP1の第2のシーケン スと、プロセスP2の第2のシーケンスとを実行し、そ の後でプロセスP3の第1のシーケンスを実行する。プ ロセッサはプロセスP1の第2のシーケンスが実行され ると、プロセスP1が完全に実行されたことになる。従 来のキャッシュシステムでは、プロセッサがプロセスP 2の第1のシーケンスの実行を開始して、ページ2から のアクセスを求めると、それらのラインにおけるデータ 項目と命令はキャッシュ内で、ページ0からの以前に記 憶されたデータ項目および命令と交換することが容易に わかるであろう。しかし、プロセスP1の第2のシーケ ンスが実行されると、それらをまもなく再び求めること ができる。

【0041】ここで説明しているキャッシュ区画機構は、タイミングの遅れと、それに起因する不確実性とを避ける。図6はプロセッサがプロセスP1を実行中のキャッシュの区画と、プロセッサがプロセスP3を実行するために切り替えた時の区画の変更、等を示す。図6は各キャッシュのためのTLBキャッシュ区画標識も示

す。したがって、図6の左側はプロセッサがプロセスP 1とP2を実行している間に区画されたキャッシュを示 す。プロセスP1はキャッシュのバンクB1とB2を使 用できるが、バンクB3とB4は使用できない。逆に、 プロセスP2はキャッシュのバンクB3とB4を使用で きるが、バンクB1とB2は使用できない。これを下の TLBエントリに見ることができる。すなわち、ページ Oが、バンクB3とB4ではなくて、バンクB1とB2 をアクセスできるようにするキャッシュ区画標識を有す る。ページ1と2が、バンクB1とB2ではなくて、バ ンクB3とB4をアクセスできるようにするキャッシュ 区画標識を有する。ページ3がキャッシュをアクセスす ることを阻止するキャッシュ区画標識を有する。したが って、データ項目をプロセスP3からキャッシュにロー ドするというプロセッサによるどのような試みも禁止さ れる。しかし、ここで説明しているプロセス・シーケン スでは、これは欠点ではない。その理由は、わかるであ ろうが、プロセッサはプロセスP1の実行を終了するま ではプロセスP3のどの部分も実行しようとはしないか らである。プロセスP3を実行しなければならないとい う何らかの理由で、プロセッサがそれを行ったとする と、ダウンサイドだけになって、直接メモリからそれの アクセスを行わなければならず、かつキャッシュの使用 を許されない。

 ッサが予測すると、そのプロセッサは今はキャッシュ機能を有する。

【0043】上記実施の形態のいくつかの可能な変更を 以下に説明する。

【0044】上記実施の形態では、CPUによりアドレスバス4に出されたアドレスが仮想ページ数4bと、ラインインページ4aとに分割される。しかし、全体の仮想アドレスはCPUからキャッシュのためのルックアップ回路へ直接送ることができる。重要なことは、キャッシュ区画標識が主メモリ内のアドレスと共同して提供されることである。上記実施の形態では、ルックアップおよび補充におけるキャッシュをアクセスするために、1つのキャッシュアクセス回路20を示している。しかし、補充のために追加のアクセスボートをキャッシュメモリ22のための種々のアクセスボートを介して起きる。

【0045】上記実施の形態では、補充装置30とキャッシュアクセス回路20を個々のブロックで示している。しかし、補充装置の機能とキャッシュアクセス回路の機能とを、ルックアップと補充を行う単一のキャッシュアクセス回路に組み合わせることが全く可能である。【0046】図2および図8からわかるように、キャッシュ内の各記憶場所は主メモリ内のアドレスと項目(データまたは命令)を保持する。メモリアドレスの全てをキャッシュ記憶場所に保持することが必要ではない。たとえば、アドレスの最上位ビットが全体として保持されて、そのキャッシュエントリのためのタイミングを構成する。これはこの技術で知られているためにここでは説明しない。

【0047】次にキャッシュ・コヒーレンシー機構について説明する。データおよびメモリキャッシュの状態を変更するオペレーションのタイプを表1に示す。

[0048]

【表1】

オペレーションタイプ	効 果	動作
フラッシュ	汚れたデータが他のユーザ が見えるようにする	キャッシュ内の最後に書 込まれた値をメモリに書 込む
除去	キャッシュからデータを除 去する	キャッシュをクリヤする
I Cohere	古いデータを命令キャッシ ュから除去する	キャッシュをクリヤする

データコヒーレンシー・オペレーションは、オペレーションの範囲内で主メモリ内のアドレスでメモリ内の項目をアクセスするロードおよびストアに関して命令される。たとえば、アドレス空間の重なり合う部分への「フラッシュ」ご続く「ストア」により、新たに書込まれたデータについてフラッシュが確実に動作するようにする。動作はユーザーモードで実行される。ユーザーモード・スレッドが、オペレーションを実行すべきであるページについての読出し許可または書込み許可をとらなければならない。

【0049】ラインおよび区画について動作するために各コヒーレンシー・オペレーションが提供される。ラインオペレーションはここでは完全にするために説明するが、本発明の構成部分ではない。

【0050】<ラインオペレーション>ラインオペレーションにより個々のラインのキャッシュ制御を行えるようにされる。ラインはラインに含まれている任意のバイトアドレスにより指定される。それらの命令は、所与のアドレス範囲において動作する命令の最適化できるループの構成を容易にすることを意図している。たとえば、キャッシュから所与のバッファを除去するために、除去ライン命令がループにおいて実行され、第1のアドレスオペランドがバッファのスタートであり、次のアドレスが次のキャッシュラインのスタートアドレスである。アドレスがバッファの終りを超過するとループは終わる。キャッシュラインのサイズはインプリメンテーションにより決定される。ここで説明している実施の形態ではそのサイズは32バイトである。

【0051】<区画オペレーション>区画を基にした命令は、1組の区画のうちのどの1つに対して働きかけるかを、関連するTLBエントリを介して、決定するためにアドレスを用いる。その後で命令は、アドレスを交換できるそれらの区画のキャッシェの内部のラインについて働きかける。

【0052】区画を基にした命令は一連の命令において 使用することを意図するものである。下記の諸条件は、 アドレスを含んでいるページを交換できる全区画に対し てオペレーションを実行する。

flushline

- ・ アドレスはページ内の最初のバイトのアドレスに対して初期化される。
- · データを常駐できる各区画について、区画オペレーションは同じアドレスで1回反復される。
- ・ページ内のオフセットが区画サイズに達するまでアドレスは増加される。区画オペレーションを各増加ごと に反復する。

【0053】ここで説明している実施の形態では、最小のページサイズは区画サイズと少なくとも同じである。したがって、単一のページについてのオペレーションを用いることは全区画について働きかけることである。【0054】ソフトウエアがページ内の区画サイズより大きいバイトのアドレスを用いるものとすると、これは、既に働きかけられた、キャッシュ内のラインにマップする。したがって、コードは正しく実行するが、そう

すると不必要な命令の実行において性能が低下するとい

【0055】区画を基にした命令は、キャッシュ内の1 組のラインを識別するためにアドレス(および、したがって、区画識別子)を用いる。その後で、指定されたアドレスがキャッシュに保持されている主メモリ内のアドレスに一致しようがしまいが、その1組のラインの1つに対して働きかけられる。PIビットがクリヤされている区画のみがそれらの命令により変更される。すなわち、実行中のプロセスがアクセスする区画のみに対してコヒーレンシー命令が働きかける。

【0056】このキャッシュ・コヒーレンシー機構は下記の命令を提供する。それらの命令では、dmemという記号がコンピュータシステムの主メモリを指す。

【0057】〈Flush〉それらの命令は、汚れたデータを他のユーザーが確実に見ることができるようにするために提供される。すなわち、関連する記憶場所に保持されている項目が、項目を有するそのキャッシュ記憶場所に保持されている主メモリ内のアドレスにライトバックされる。

[0058]

う不利益をこうむる。

【表2】

ラインをフラッシュする ベース、オフセット

符号なし(x) 符号なし(x)

dmem [base+offset] を含んでいるラインへの以前の全ての書込みが、このデータを共用する他のユーザーが見ることができるようにする

flushpart

ラインをフラッシュする ベース、オフセット

符号なし(x) 符号なし(x)

dmem [base+offset] に対するメモリアクセスにより交換できる

汚れたキャッシュラインをフラッシュする。 ラインをフラッシュすることによって、このデータを共用する他のユーザーが見ることができるようにする。

交換できる全てのラインがクリーンであれば命令は効果がない。

<Purge [データ項目に対して] >キャッシュから

る.

データを除去するためにそれらの命令が提供されるーそ れらの命令はキャッシュ内のデータ項目を、それらの項 【0060】 【表4】

れらの命令はキャッンュ内のナーグ項目を、それらの項 目で指定された主メモリ内のアドレスにライトバックす

purgeline

ラインを除去する ベース、オフセット

符号なし(x) 符号なし(x)

dmem [base+offset] を含んでいるライン内の任意の汚れている項目をメモリにライトバックし、あらゆる場合にラインを無効にする

[0061]

【表5】

purgepart

ベース、オフセット

区画を除去する

符号なし(x) 符号なし(x)

dmem[base+offset] に対するメモリアクセスにより交換できる有効なキャッシュラインを除去する。

ラインが含んでいる任意の汚れたデータをメモリに**沓込むこと**によりそのライン は除去される。

交換できる全てのラインが無効であれば命令は効果がない。

<ICohere[命令に対する]>後の命令フェッチ

[0062]

が古いデータを命令キャッシュから読出す内容にするた

【表6】

めにそれらの命令が提供される。

icohereline

命令キャッシュ内のラインをコヒーレントにする

ベース、オフセット

符号なし(x) 符号なし(x)

imem [base+offset] を含んでいる命令キャッシュラインを無効にする。

[0063]

【表7】

icoherepart

命令キャッシュ内のラインをコヒーレントにする

ベース、オフセット

符号なし(x) 符号なし(x)

imem [base+offset] に対するメモリアクセスにより交換できる 有効な命令キャッシュラインを無効にする。

imem [base+offset] をキャッシュできないならば、命令は効果 がない。

交換できる全てのラインが無効であれば命令は効果がない。

他の実施の形態では、区画をベースとするフラッシュ命

令は下記のフォームを持つことである。下記の命令で

は、var<a:b>は可変varのビットaないしb

flushpart

である。

[0064]

【表8】

区画をフラッシュする ベース、オフセット

符号なし(x) 符号なし(x)

addr←base+offset

 $addr \phi < 12:63 > \leftarrow addr < 12:63 >$

addr $\phi < 0:11>=index<0:>$

 $dmem[addr\phi]$ に対するメモリアクセスにより交換できる複数の汚れた キャッシュラインをフラッシュする。

単一の命令がキャッシュ内の複数のライン働きかける場 合に、除去命令およびコヒーレンスでない (incoh ere)命令が類似の形態をとることができる。

【0065】明らかに、以上の説明は、キャッシュが区 画されない場合、すなわち、全体のキャッシュが単一の 区画であるとみなされる場合、にあてはまる。

【図面の簡単な説明】

【図1】キャッシュシステムを組み込んだコンピュータ のブロック図である。

【図2】4ウエイセット連想キャッシュを示す略図であ

【図3】翻訳ルックアサイド・バッファにおけるエント リの例である。

【図4】補充装置のブロック図である。

【図5】マルチタスクプロセッサの動作を示す線図であ


【図6】図5に示すシステムのキャッシュ動作の変更を 示す線図である。

【図7】自動コヒーレンシー制御のブロック図である。

【図8】「古い」データ項目と「汚れた」データ項目を 示す。

【符号の説明】


- 2 CPU
- 4, 24 アドレスバス
- 6 主メモリ
- 8 データバス
- 10 翻訳ルックアサイド・バッファ
- 12 ルックアップ回路
- 20 キャッシュアクセス回路
- 22 キャッシュメモリ
- 26 データバス 28 制御バス
- 30 補充装置
- 32 補充バス
- 36 4ビットバス



. 9. .

į

【図8】



フロントページの続き

(72)発明者 グレン、ファーラル イギリス国ブリストル、ロング、アシュト ン、ロング、アシュトン、ロード、157 (72)発明者 ブリュノ、フェル フランス国サスナージュ、リュ、デュ、ム ーシュロット、14